# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

03-183211

(43) Date of publication of application: 09.08.1991

(51) Int. CI.

HO3K 19/0948 HO3K 17/16 HO3K 17/687 HO3K 19/0185

(21) Application number: 01-321892

(71) Applicant: MITSUBISHI ELECTRIC CORP

(22) Date of filing:

12, 12, 1989

(72) Inventor : URAMOTO SHINICHI


YOSHIMOTO MASAHIKO

# (54) OUTPUT BUFFER CIRCUIT

# (57) Abstract:

PURPOSE: To reduce a switching noise like ground bounce by providing capacities between the sources and the drains of a pull-up transistor(TR) and o pull-down TR so os to moderate the steep change of a current in a circuit.

CONSTITUTION: In the case the logical level of a data input terminal 4 is 'L', the pull-up TR 1a is turned ON. Therefore, the logical level of an output terminal 5 becomes 'H', and charges a load capacity 8. On the contrary, in the case the logical level of the data input terminal 4 is 'H', the pull-down TR 1b is turned ON. Therefore, the logical level of the output terminal 5 becomes 'L', and discharges the load capacity 8. Here, in the case the logical level of output varies, current change is caused, and the switching noise is likely to be caused, but a first capacity 11a and a second capacity 11b moderate this current change, and suppress the switching noise.



# LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

⑩日本国特許庁(JP)

① 特許出願公開

#### ⑫公開特許公報(A) 平3-183211

®Int. Cl. 5 H 03 K 19/0948 識別記号 庁内整理番号 @公開 平成3年(1991)8月9日

17/16 17/687 19/0185

8124 - 5 JΗ

> 8326-5 J 7827-5 J 8941 - 5 J

H 03 K 19/094 17/687 19/00

BF 101 D

審査請求 未請求 請求項の数 1 (全4頁)

出力バツフア回路 69発明の名称

> 20特 頭 平1-321892

願 平1(1989)12月12日 忽出

四発 明 晋 本

兵庫県伊丹市瑞原 4丁目1番地 三菱電機株式会社エル・ 粹

何発 思 李 杰 雅 彦 エス・アイ研究所内

兵庫県伊丹市瑞原 4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

创出 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

70H 珊 弁理士 大岩 増雄 外2名

# 1. 発明の名称

出力バッファ回路

# 2. 特許請求の範囲

出力端子をプルアップするためのブルアップト ランジスタと、出力端子をブルダウンするための プルダウントランジスタと、前記プルアップトラ ンジスタのソース・ドレイン間に設けられた容量 と、前記プルダウントランジスタのソース・ドレ イン間に設けられた容量とを備えたことを特徴と する出力バッファ回路。

### 3. 発明の詳細な説明

# . (産業上の利用分野)

本発明は出力バッファ回路に関し、特に、MO S集積回路に用いられる出力パッファ回路に関す るものである.

## (従来の技術)

第3図は従来の出力バッファ回路を示す回路図 である。同図において、1aはブルアップトラン ジスタ、1bはプルダウントランジスタ、2は世 源端子、3は接地端子、4はデータ入力端子、5 は出力端子、6は出力バッファ回路を示す。また、 7 は外部で接続されている負荷回路を示しており、 負荷容量 8 および負荷抵抗 9 から構成されている。 データ入力端子4はブルアップトランジスタ1a ̄ およびブルダウントランジスタ15のゲートに接 統され、出力端子5はアルアップトランジスタ1 2 およびブルダウントランジスタ1bのドレイン に接続されている。ブルアップトランジスタ1a のソースは電源端子2に、ブルダウントランジス タ1bのソースは接地端子 3-に接続されている。

出力バッファ回路6と負荷回路7は出力端子5 を介して接続されており、データ入力端子4の論 理レベルに応じて出力パッファ回路6が負荷回路 7を駆動する。すなわち、データ入力端子4の論 理レベルが「L」の場合にはプルアップトランジ スタ1aがオンすることにより、出力端子5の論 理レベルは『H」となり、負荷容量 8 を充電する。 逆にデータ入力能子もの論理レベルが『H」の場。 合にはブルダウントランジスタ1bがオンするこ

# 特開平3-183211 (2)

とにより、出力端子5の論理レベルは「L」となり、負荷容量8を放電する。

(発明が解決しようとする課題)

従来のMOS集積回路に用いられる出力バッファ回路は以上のように構成されていたので、寄生するインダクタンスによって、出力の論理レベルが変化する度にスイッチング雑音が発生するという問題があった。

出力の論理レベルが変化する場合には必ず電流

変化が発生する。この電流変化により寄生インダクタンスに電圧が誘起する。この誘起電圧の大きさは電流の変化率に比例する。集積回路の動作速度は年々高速化しており、スイッチング時の電流変化率も増加しているため、何の対策も施さない場合、この寄生インダクタンスへの誘起電圧も増大する。

ファのしきい値の方が低くなってしまうというよ うなことが発生する。

このように従来の出力バッファ回路では、スイッチング時に急峻な電流変化に起因するスイッチング雑音による回路動作への悪影響が生じ、最悪の場合には回路の誤動作を招くおそれがあった。

本発明はこのような点に鑑みてなされたものであり、その目的とするところは、急激な電流変化を緩和し、スイッチング雑音を低減することのできる出力パッファ回路を得ることにある。

(課題を解決するための手段)

このような目的を達成するために本発明は、プルアップトランジスタおよびブルダウントランジスタおよびブルダウントランジスタのソース・ドレイン間に容量を設けたものである。

(作用)

本発明による出力バッファ回路においては、急激な電流変化が緩和され、グランドバウンスのようなスイッチング雑音を低減する。

(実施例)

以下、本発明の一実施例を図について説明する。 第1図は本発明による出力バッファ回路の一実 施例を示す回路図である。同図において、1 a は プルアップトランジスタ、1 b はプルダウントラ ンジスタ、2 は電源端子、3 は接地端子、4 はデ ータ入力端子、5 は出力端子、6 は出力バッファ 回路を示す。また、7 は外部で接続されている負 何回路を示しており、負荷容量8 および負荷抵抗 9 から成る。11 a、1 i b は第1 および第2 の 容量である。

データ入力端子 4 はプルアップトランジスタ 1 a およびブルダウントランジスタ 1 b のゲートに接続され、出力端子 5 はプルアップトランジスタ 1 b のドレインに接続されている。ブルアップトランジスタ 1 c でいる。ブルダウントランジスタ 1 a のソースは電源端子 2 に、ブルダウントランジスタ 1 b のソースは接地端子 3 に接続されている以下、その動作について説明する。

出力バッファ回路 6 と負荷回路 7 は出力端子 5 を介して接続されており、データ入力端子 4 の論

# . 特開平3-183211 (3)

ここで出力の論理レベルが変動する場合を考える。この場合には、従来の出力バッファ回路の作上の問題のところで述べたように、電流変化が生じてスイッチング雑音を発生しようとするが、第1の容量112および第2の容量111とがこの電流変化を緩和し、スイッチング雑音を抑制する。例えば、出力の論理レベルが「と」から「H」に変化する場合を考える。この場合にかけ、カットランジスタ1とが遮断されるため

電流変化が生じるが、この変化が第2の容量11 bに充電電流が流れることにより緩和される。また、出力の論理レベルが「H」から「L」に変化する場合にはプルアップトランジスタ1aが遮断されるために発生した電流変化が第1の容量11 aを流れる充電電流により緩和される。

第2図は本実施例に用いる容量の構造を示す概略断面図である。12aおよび12bは第1および第2の電極、13は誘電体をそれぞれ示している。第1および第2の電極12aおよび12bは半導体内の配線層を用いて構成することが望ましい。その理由は、電極に配線層を用いた構成にすることにより、他の構成たとえば電極に拡散層を見した場合に比べてラッチアップが発生しにくくなることである。

# (発明の効果)


以上説明したように本発明は、ブルアップトランジスタおよびブルダウントランジスタのソース・ドレイン間に容量を設けたことにより、回路における急峻な電流変化を緩和することができ、グ

ランドバウンスのようなスイッチンク雑音を低波することができ、スイッチング雑音に起因する回路の誤動作あるいは性能劣化を回避することができる。また、本発明による出力バッファ 回路において用いる容量を構成する複数の電極に半導体内の配線層を用いて構成すれば、容量の付加によるラッチアップの発生を即止することができる。

#### 4. 図面の簡単な説明

第1図は本発明による出力バッフェ回路の一実 旋例を示す回路図、第2図は第1図の回路に用い る容量の構造を示す概略断面図、第3図は従来の 出力バッフェ回路を示す回路図、第4図は第3図 の従来の出力バッフェ回路における寄生インダク タンスを明示した等価回路図である。

1 a … ブルアップトランジスタ、 1 b … ブルダ カントランジスタ、 2 … 電源端子、 3 … 接地端子、 4 … データ入力端子、 5 … 出力端子、 6 … 出力バ ッファ回路、 7 … 負荷回路、 8 … 負荷容量、 9 … 負荷抵抗、 1 1 a . 1 1 b … 容量。



1a:ブルブップトランピスタ 1b:ブルグウントランジスタ

2: 电源烯子 3:接地烯子

4:于一9入力埠子

5: 出刀蹄子


6:出力バッファ回路

7:复有国路

8: 复荷**各電** 9: 复荷抵抗

·11a,11b; 左重.

第 2 図



# 特閒平3-183211 (4)

